「インピーダンスマッチングと等長配線」の観点から、基板設計におけるのノイズ対策 DDR5、LPDDR5、高速インターフェイス：PCIe GEN6(PAM4)、Ethernet、V-by-One HS (SerDes)、USB4、Thunderbolt5等の各規格において高速化が進んでおり、これまで以上に、ノイズ発生源としてのノイズ抑制、ノイズ混入の影響による特性悪化の低減など、伝送線路特性のケアが求められています。 ここでは、「インピーダンスマッチングと等長配線」の観点から、基板設計におけるノイズ対策の紹介を行います。

「電源／GNDの強化」の観点から、基板設計におけるのノイズ対策 ICの低電圧大電流化、信号の高速化が進んでおり、これまで以上に、ノイズ抑制の面から電源/GNDのケアが求められています。 EMI・EMS、電圧降下、熱（配線温度上昇、放熱）の面、ノイズ発生源となり得る電源回路、モータードライバー回路、発振回路等のノイズ抑制の面から、電源及びGNDの配線には注意が必要です。 ここでは、「電源/GNDの強化」の観点から、基板設計におけるノイズ対策の紹介を行います。

初めて高電圧基板を開発するお客様からご相談を受け、弊社主体で基板設計値などのご提案をさせて頂きました。

光トランシーバー：高速伝送アートワーク（10Gbps×8レーン）からレンズ組立まで。 光トランシーバーの高速伝送を実現しつつ、VCSEL（4ch）-PD（4ch）のベアチップと光ファイバー結合用のマイクロレンズアレイ（8ch）の実装を委託したい。